1/1 PLUSPAT - (C) QUESTEL-ORBIT image

PN - JP6078533 A 19940318 [JP06078533]

PN2 - JP2751961 B2 19980518 [JP2751961]

TI - (A) DC/DC CONVERTER

PA - (A) NEMIC LAMBDA KK

PAO · (A) NEMITSUKU RAMUDA KK

IN - (A) AARU ORUGANTEI; PUA SHII EICHI; JIEFURII KEE JII TAN

AP · JP22891292 19920827 [\*\*\*1992JP·0228912\*\*\*]

PR - JP22891292 19920827 [1992JP-0228912]

STG · (A) Doc. Laid open to publ. Inspec.

STG2- (B2) Grant. Pat. With A from 2500000 on

- AB · PURPOSE: To reduce the rated voltage of each switching means of a DC/DC converter, by minimizing the voltage stress applied to each switching means.
  - CONSTITUTION: Switches Q1, Q2 having capacitors C1, C2 respectively are connected with each other in the form of a totempole. The switch Q1 and a transformer T1 are so connected by a blocking capacitor C3 as to insert the capacitor in between the switch and transformer. Thereby, the source-drain voltage of a FET S1 when operating is restricted to at most an input voltage VS added to the voltage drop of a diode DI. Similarly, the source-drain voltage of a FET S2 when operating is restricted to at most the input voltage VS added to the voltage drop of a diode D2 too.
  - · COPYRIGHT: (C)1994,JPO&Japio

(19)日本国特許庁 (JP)

# (12) 特 許 公 報 (B2)

(11)特許番号

# 第2751961号

(45)発行日 平成10年(1998) 5月18日

(24)登録日 平成10年(1998) 2月27日

(51) Int.Cl. <sup>6</sup>		識別記号		FΙ		
H02M	3/28		•	H02M	3/28	Q
	3/335				3/335	F

請求項の数1(全 15 頁)

(21)出願番号	特願平4-228912	(73)特許権者	390013723
			ネミック・ラムダ株式会社
(22)出顧日	平成4年(1992)8月27日		東京都品川区東五反田1丁目11番15号
		(72)発明者	アール、オルガンティ
(65)公開番号	特開平6-78533		東京都品川区東五反田1丁目11番15号
(43)公開日	平成6年(1994)3月18日		ネミック・ラムダ株式会社内
審查請求日	平成7年(1995)6月20日	(72)発明者	プア. シー. エイチ.
			東京都品川区東五反田1丁目11番15号
		·	ネミック・ラムダ株式会社内
		(72)発明者	ジェフリー ケー・ジー・タン
			東京都品川区東五反田1丁目11番15号
			ネミック・ラムダ株式会社内
		(74)代理人	弁理士 牛木 護
		審査官	小池 正彦
	•		最終頁に続く

(54) 【発明の名称】 DC/DCコンパータ

### (57)【特許請求の範囲】

【請求項1】 直流入力電源と、一次<u>巻線</u>と二次<u>巻線</u>と を備えたトランスと、固有のキャパシタンスを含み前記 直流入力電源からの電力を選択的に前記トランスの一次 巻線に印加する第1のスイッチング手段と、前記トラン スの一次巻線と<u>前記</u>第1のスイッチング手段間に挿入接 続された容量性素子と、固有のキャパシタンスを含み前 記トランスの一次巻線と<u>前記容量性素子との</u>直列回路の 両端に接続された第2のスイッチング手段と、前記トラ ンスの二次<u>巻線</u>に接続される整流回路と、この整流回路 に接続される容量性または誘導性のフィルター回路とを 備え、前記第1のスイッチング手段および<u>前記</u>第2のス イッチング手段はそれぞれ所定の時間間隔で交互にオン オフされ、かつ、その間に<u>前記双方のスイッチング手段</u> がオフとなる一定のデッドバンドが存在し、<u>このデッド</u> バンドに、前記トランスの漏れインダクタンス若しくは 外付けのインダクタと前記双方のスイッチング手段に含まれる前記各キャパシタンスとの共振により、前記キャパシタンスの一方を充電するとともに、前記キャパシタンスの他方を放電するように構成し、さらに前記容量性素子は、前記トランスの一次巻線に対して正方向および負方向に電流を流すものであることを特徴とするDC/DCコンバータ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、MHz領域における高スイッチング周波数化を可能にした、いわゆる共振形のDC/DCコンバータに関する。

[0002]

【従来の技術】従来、DC/DCコンバータ技術の動向

は、磁気またはフィルター素子の形状および重量を減ら すための、MHz領域における高スイッチング周波数化 に向けられている。しかし、従来のパルス幅変調(PW M) コンパータにおいては、非常に高いスイッチング損 失によって、一般にこうした高周波数領域で使用するこ どが不可能であった。このような理由により、最近は、 IEEE パワーエレクトロニクス会報 Vo. 1. P E-1, 1987年1月号の第62~71頁に記載され た、K. H. リウ, オルガンティ, F. C. リーによる 「準共振形コンバータのトポロジーおよびその特性」 や、K. H. リウ、F. C. リーに与えられた、米国特 許4720667号の「全波モードにおけるゼロ電流ス イッチ準共振形コンバータの動作」により紹介された、 ゼロ電流スイッチング準共振形コンバータ(2CS-Q RC)、あるいは、IEEE PESCレコード 19 86年6月号の第58~70頁に記載された、K. H. リウ、F. C. リーによる「DC/DCコンバータにお けるゼロ電圧スイッチング技術」や、IEEE パワー エレクトロニクス スペシャリスト会議, プラックスパ ーグ、Va, 1987年の第404~413頁に記載さ れた、W. A. ダビッツ, P. グラツキー, F. C. リ ーによる「ゼロ電圧スイッチ準共振形パック型またはフ ライバック型コンバーター 10MHzでの実験結果」 により紹介された、ゼロ電圧スイッチング準共振形コン バータ(ZVS-QRC)、あるいは、IEEE/PE SC会議1988年の、W. A. ダビッツ, F. C. リ ーによる「ゼロ電圧スイッチングマルチ共振技術 高周 波準共振形コンバータにおける性能改良のための新規な アプローチ」や、パワーエレクトロニクス NO-1, 1991年1月号の第141~150頁に記載された、 ドラカン マクシモビッチ, スロボダン クックによる 「準共振形コンバータの定周波制御」により紹介され た、最新形であるゼロ電圧スイッチングマルチ共振形コ ンバータのような共振スイッチに、研究者の注意が向け られている。また、4個のスイッチが必要とされる、I EEE パワーエレクトロニクス スペシャリスト会 議,1987年の第424~430頁に記載された、 O. D. パターソン, D. M. ディーバンによる「疑似 共振フルプリッジDC/DCコンバータ」や、バセッ ト, ジョン A. に与えられた、欧州特許0 428 377 A2号により公知の「ゼロ電圧スイッチングと 定スイッチング周波数を特徴とする新規なPWMトポロ ジー」も、注目すべき価値のあるコンバータである。 【0003】図12は、前記欧州特許0 428 37 7 A2号において提案された、絶縁型トランスを用い たDC/DCコンパータを示すものである。1は一次側 に一次巻線1Aと、二次側に二次巻線1Bとを備えた絶 縁型トランスであり、この一次巻線1AとMOS型FE T2との直列回路が直流入力電源3の両端に接続される ことで、直流入力電源3からの直流入力電圧VINが、選

択的にトランス1の一次巻線1Aに印加される。また、 一次巻線1A間には、容量性素子たるキャパシタ4とM OS型FET5との直列回路が接続され、これらFET 2,5は、それぞれ固有のキャパシタンスたるキャパシ 05 夕 6, 7 と、ダイオード 8, 9 が含まれ、FET 2 とダ イオード8とにより第1のスイッチング手段が構成さ れ、一方、FET5とダイオード9とにより第2のスイ ッチング手段が構成される。

【0004】一方、トランス1の二次側において、二次 10 巻線1Bには整流ダイオード11,12を介してフィルター 回路10が接続されており、このフィルター回路10は、イ ンダクタ13と、平滑用キャパシタ14とからなる。そし て、図示しない制御回路により前記FET2,5をスイ ッチングすることで、二次巻線1Bに誘起された電圧が 15 ダイオード11,12およびフィルター回路10を介して、直 流出力電圧Vout として出力される。このとき、FET 2をターンオンする前に、前記トランス1の一次巻線1 Aに蓄積されたエネルギーによってキャパシタ6が放電 され、FET5をターンオンする前に、一次巻線1Aに 20 蓄積されたエネルギーによってキャパシタ7が放電され るように構成すれば、ゼロ電圧スイッチングが達成され ると同時に、各FET2、5におけるスイッチング損失 は最小になる。

【0005】こうした各コンバータの背景にある原理 25 は、MOS型FETからなる能動素子2, 5がターンオ ンする前に、電流あるいは電圧のいずれか一方をゼロに し、かつ、このスイッチング素子2、5がターンオフさ れる間にソフトスイッチングを行うことにある。すなわ ち、絶縁型トランスにおいて固有に存在する漏れインダ 30 クタンスと、スイッチング素子2,5の寄生キャパシタ ンス6, 7が、ゼロ電圧/電流スイッチングのメカニズ ムを達成するのに一般的に利用され、ターンオンおよび スイッチオフ時におけるスイッチング損失は、これらの コンパータにおいては略ゼロとなる。

[0006]

【発明が解決しようとする課題】前記従来技術に示され た回路において、キャパシタ4の両端間の電圧Vcは、 FET2, 5に対するデューティをDとすれば、Vc=  $VIN \times D / (1 - D)$  となる。仮に、デューティDが 40 0.5であり、キャパシタ4の電圧Vcが入力電圧VIN に等しいものとすると、FET2がオンの場合には、キ ャパシタ4が充電されることによって、FET5のドレ イン電位はFET2のソースを基準電位とすると+VIN となるため、FET5のソース・ドレイン間には入力電 45 圧VINの2倍の電圧が印加される。一方、FET2がオ フの場合には、キャパシタ4が放電されることによっ て、FET5のドレイン電位はFET2のソースを基準 電位とすると-VINとなるため、FET2のソース・ド レイン間にも入力電圧VINの2倍の電圧が印加される。

T2,5のソース・ドレイン間には、少なくとも入力電 EVINの2倍の電圧ストレスが加わるため、定格電圧の より大きなスイッチング素子2,5を使用しなければならず、しかも、これに伴ってFET2,5のオン抵抗が 大きくなるため、トランス1の一次側電力の損失が増加 ずるといった欠点を有していた。

【0007】そこで、本発明は上記問題点を解決して、 共振形コンバータの利点を損なうことなく、各スイッチング手段間に加えられる電圧ストレスを最小にして、そ の定格電圧を小さくする<u>とともに、トランスのコアを完</u> 全利用することの可能なDC/DCコンバータを提供す ることを目的とする。

### [0008]

【課題を解決するための手段】本発明は直流入力電源 と、一次巻線と二次巻線とを備えたトランスと、固有の キャパシタンスを含み前記直流入力電源からの電力を選 択的に前記トランスの一次巻線に印加する第1のスイッ チング手段と、前記トランスの一次巻線と前記第1のス イッチング手段間に挿入接続された容量性素子と、固有 のキャパシタンスを含み前記トランスの一次巻線と前記 容量性素子との直列回路の両端に接続された第2のスイ ッチング手段と、前記トランスの二次巻線に接続される 整流回路と、この整流回路に接続される容量性または誘 導性のフィルター回路とを備え、前記第1のスイッチン グ手段および前記第2のスイッチング手段はそれぞれ所 定の時間間隔で交互にオンオフされ、かつ、その間に前 記双方のスイッチング手段がオフとなる一定のデッドバ ンドが存在し、このデッドバンドに、前記トランスの漏 れインダクタンス若しくは外付けのインダクタと前記双 方のスイッチング手段に含まれる前記各キャパシタンス との共振により、前記キャパシタンスの一方を充電する とともに、前記キャパシタンスの他方を放電するように 構成し、さらに前記容量性素子は、前記トランスの一次 巻線に対して正方向および負方向に電流を流すものであ <u>る。</u>

#### [0009]

【作用】上記構成により、双方のスイッチング手段がオフとなるデッドバンドに、トランスの漏れインダクタンス若しくは外付けのインダクタと双方のスイッチング手段に含まれる各キャパシタンスとの共振により、共振型コンバータの利点であるゼロ電流/電圧スイッチングを達成することができる。また、第1のスイッチング手段および第2のスイッチング手段は容量性素子が介在しないトーテムポール形に接続されるため、第1のスイッチングする際において、これら各スイッチング手段をスイッチングする際において、これら各スイッチング手段間に加えられる電圧は、直流入力電源からの入力電圧に略等しくなり、この状態でゼロ電流/電圧スイッチングが達成される。さらに、容量性素子は、トランスの一次巻線に対して正方向および負方向に電流を流すものであるため、こ

<u>のトランスのコアを完全利用することが可能になる。</u> 【0010】

【実施例】以下、本発明の各実施例につき、図1乃至図 11を参照して説明する。

- 【0011】図1乃至図6は、本発明におけるDC/D Cコンバータの第1実施例を示すものである。図1は容 量性のフィルターを備えたソフトスイッチコンバータの 回路図を示すものであり、周波数制御と、提案される新 規な非対称パルス幅変調 (PWM) 制御 (D, 1-D) 10 との双方に適応可能な、新しいDC/DCコンバータト ポロジーである。同図において、VS は電源たる直流入 力電源であり、この直流入力電源VS からの電力は、M OS型FETS1により選択的にトランスT1の一次巻 線に印加される。また、トランスT1の一次巻線とFE 15 TS1との間には、容量性素子たるプロッキングキャパ シタC3が挿入接続されるとともに、このキャパシタC 3と、トランスT1の一次巻線とにより構成される直列 回路の両端には、MOS型FETS2が接続される。各 FETS1, S2は、それぞれ固有のキャパシタンスと 20 してのキャパシタC1, C2と、ダイオードD1, D2 を含み、このダイオードD1, D2はMOS型FETS 1, S2に内蔵のボディーダイオードか、あるいは、外 付けのダイオードで構成することが可能である。また、 キャパシタC1, C2は、出力側のキャパシター素子C 25 0 で構成することが可能である。ダイオードD1および FETS1全体を表わすのに、第1のスイッチング手段 たるスイッチQ1を用い、同様に、ダイオードD2およ びFETS2を、第2のスイッチング手段たるスイッチ Q2として表わす。
- 30 【0012】スイッチQ1、Q2は<u>キャパシタC3が介在しない</u>トーテムポール形に接続されているために、素子の定格電圧上における付加的な損失はなくなる。このスイッチQ1、Q2は交互にターンオンされ、その間に電圧の転移を可能にするためのデッドバンドが存在する ことで、ゼロ電圧スイッチングが達成され得る。前記キャパシタC3は、動作サイクルの一部分に対するエネルギー源として作用するものである。このキャパシタC3の他の機能は、トランスT1が飽和するのを避けるための、ブロッキングキャパシタとして作用することにある。また、定常動作状態の下では、キャパシタC3によ
- 40 る。また、定常動作状態の下では、キャパシタC3によって吸収/排出される平均のチャージ量が1サイクルを通してゼロに等しくなるように、トランスT1の磁化電流が適当な値で自動的にセットされる。インダクタLはトランスT1の漏れインダクタンスを用いることが可能 であり、必要ならば、外付けのインダクタにより増加させることができる。このインダクタLは、素子のゼロ電圧スイッチングを達成するのに利用される。

【0013】トランスT1の二次側電流は、このトランスT1の二次巻線の両端にダイオードD3, D4を接続 50 してなるセンタータップ形の整流回路によって整流さ れ、直接容量性のフィルター回路たるキャパシタC0 に供給される。この出力方式における重要な利点とは、出力側ダイオードD3, D4が、出力電圧Voの2倍に理想的に制限されることにある。したがって、ダイオードD3, D4の低い順方向電圧降下は、総合効率を向上さぜることに用いられる。

【0014】スイッチQ1は時間DTの間隔で、また、 スイッチQ2は時間(1-D) Tの間隔で交互にターン オンし、その間にある一定のデッドバンドが存在するよ うにする。Dの可変は、動作時におけるデューティーサ イクルに基づくものであり、このデューティーサイクル Dを変化させることによって、出力の制御が達成され る。こうした制御は、それぞれ対をなすスイッチが時間 DTの間隔でターンオンする、従来例の「疑似共振フル ブリッジDC/DCコンバータ」とは異なる。回路の動 作は、デューティーサイクルDが0%から50%の間 と、50%から100%の間で、実際に非対称となる。 したがって、制御の全範囲はデューティーサイクルDが 50%から100%と、0%から50%とで達成され得 るものであり、コンバータの動作はデューティーサイク ルDの範囲の一方に対してのみ解析されることが必要で ある。次の説明は、デューティーサイクルDの範囲が0 %から50%の場合に基づくものである。

【0015】次に、図1における回路の動作原理を説明する。先ず、本回路における基本的な動作として、次の仮定が成り立つものとする。

- ・トランスT1の二次側漏れインダクタンスは無視する。
- ・出力側ダイオードD3, D4の順方向降下、および、接合キャパシタンスは無視されるものとする。
- ・プロッキングキャパシタC3は、キャパシタC3間電 圧Vcが略一定となり、リプルを無視できる程大きなも のを用いる。
- ・キャパシタCoは、出力電圧Voが一定となるような 大きなものを用いる。
- ・磁化インダクタンスLM は、磁化電流IM が略一定となるような大きなものを用いる。

$$\frac{di_L}{dt} = \frac{(V_S - V_C - V_{O'})}{L}$$

【0022】 【数4】

 $V_{O'} = nV_{O}$ 

【0023】但し、V0'=一次側に反射された出力電 圧、VC=キャパシタC3に印加する一定の直流電圧、iL=一次側インダクタンス電流である。

・電圧リプルを無視することにより、ブロッキングキャパシタC3に印加する電圧VCは、D×VSと略等しい直流電圧となる。

【0016】動作状態に基づく図1における回路の各波 05 形を、図2および図3に示す。これらの各状態において、図1の回路は1サイクルの動作中に、種々のトポロ ジー的モードを経る。図2および図3に対して、回路の 概略の電流変換比率は、次の数式に示される。

[0017]

10 【数1】

$$I_0 = \frac{n V_S (D(1-D) - (nV_O/V_S)^2)}{4 L I_S}$$

5 【0018】 【数2】

20

$$I_{O} = \frac{nV_{S} D^{2} (1 - D - (nV_{O}/V_{S}))}{2L f_{S} (D + (nV_{O}/V_{S}))}$$

【0019】但し、V0 =出力側電圧、VS =入力側直 流電圧、n=トランス巻線比、fs=スイッチング周波数、D=スイッチQ1のデューティーサイクルである。【0020】図4は、図1の回路が経過する、種々のト25 ポロジー的モードに対する方式を示すものである。回路の動作は次のようにして説明され得る。最初に、回路は図4aにおけるモード1の状態にあるものと仮定する。なぜならば、このモードは図2および図3の双方に共通するからである。モード1において、スイッチQ1(FT)のよびのである。モード1において、スイッチQ1(FT)のよびのである。エード1において、スイッチQ1(FT)のよびイオードD2)とダイオードD1)とダイオードD3はオンとなり、一方、スイッチQ2(FETS2あるいはダイオードD2)とダイオードD4はオフとなる。インダクタ電流iLは、スイッチQ1がスイッチオフする時まで、次の数式に示すように、磁化電流IMのレベルよ35 り所定の割合で上昇傾斜する。

【0021】 【数3】

【0024】直ちに、インダクタLはキャパシタC1、 C2と共振し、コンパータは図4bのモード2の状態と なる。初めにFETS1に流れる電流は切換えられ、キ 45 ャパシタC1、C2をそれぞれ充電/放電する。キャパ シタC1はFETS1に対して無損失スナバとして作用 し、これによって、スイッチがターンオフの状態で、ソ フトスイッチングが達成される。普通キャパシタC1、 C2は非常に小さな値であるため、この共振が持続して 50 いる時間は通常、非常に短い。最初に入力供給電圧VS が印加されるキャパシタC2は放電してゼロボルトとな り、キャパシタC1は充電して入力電圧VSとなる。キ ャパシタC2が完全に放電すると、回路は図4cのモー ド3に移行して、スイッチQ2のダイオードD2が導通 し始める。その後、インダクタ電流 il がその極性を変

える前に、FETS2はゼロ電圧スイッチングを行う。 ここで、インダクタ電流 i L は、次の数式に示す下降傾 斜をなす。

[0025]

【数5】

$$\frac{di_L}{dt} = -\frac{(V_C + V_{O'})}{L}$$

【0026】このモードは、インダクタ電流il が磁化 電流IM と等しくなり、ダイオードD3を流れる電流i D3がゼロアンペアに一致するまで継続する。この状態か ら、プロッキングキャパシタC3の電圧VC (D×VS )が、一次側に反射された出力電圧V0'よりも大きい か、あるいは小さいかによって、回路は図4dのモード 4、あるいは、図4gのモード7のいずれかに移行す る。おそらく、デューティーの小さい軽負荷状態であれ ば、ブロッキングキャパシタC3の電圧Vcは一次側に

反射された出力電圧V0'よりも小さくなり、結果的に回 路はモード7に移行することになる。一方、プロッキン グキャパシタC3の電圧Vcが一次側に反射された出力 電圧V0'よりも大きければ、モード4に移行することに 15 なる。図4 d のモード4 に移行するものと仮定すると、 ダイオードD4は導通し始める。インダクタ電流iL は、次の数式に示す新たな割合で下降傾斜する。

[0027]

【数 6 】

$$\frac{\mathrm{di}_{L}}{\mathrm{dt}} = -\frac{(\mathrm{V}_{C} \cdot \mathrm{V}_{O})}{L}$$

モード4

【0028】FETS2がターンオフするとこのモード は停止し、回路は図4eのモード5に移行する。再度こ のモード5においては、インダクタLがキャパシタC 1, C2と共振するが、モード2と比較して反対の方向 をなす。このモードにおいては、FETS2はソフトに ターンオンするとともに、FETS1は無損失状態でタ ーンオンする。キャパシタC1の電圧がゼロボルトに達 すると、直ちにダイオードD1は導通し始め、かつ、回

- 25 路は図4 f のモード 6 になる。このポイントでは、イン ダクタ電流il が再び磁化電流IM と等しくなり、ダイ オードD4を流れる電流iD4がゼロに減少するまで、イ ンダクタ電流 i L は次の数式のように上昇傾斜して、回 路はその動作の1サイクルを完了する。
- 30 [0029]

【数7】

$$\frac{\text{di}_L}{\text{dt}} = \frac{V_S - V_C + V_O'}{L} = \frac{E - F}{6}$$

【0030】モード3に引続き、ブロッキングキャパシ タC3の電圧VC が一次側に反射された出力電圧V0'と 等しいか、あるいはそれ以下の場合には、回路は選択的 に図4gのモード7に移行する。磁化インダクタンスL M はインダクタLよりもはるかに大きいため、トランス T1の電圧VX はプロッキングキャパシタC3の電圧V

C の負電圧に等しくなる。磁化インダクタンスLM は大 きく、これによって、インダクタ電流 il は次の数式の ように減少して略ゼロとなる。

40 [0031]

【数8】

モード 7

$$\frac{di_L}{dt} = -\frac{V_C}{L_M}$$

【0032】したがって、インダクタ電流iLは略一定 値を示し、磁化電流 IM と等しくなる。そして、スイッ チQ2が再びスイッチオフとなるまで、この一定の状態 50 る。キャパシタC2に印加する電圧がゼロボルトに達す

を保持する。その後、回路は図4bのモード2に移行 し、インダクタレは再度キャパシタC1, C2と共振す ると回路はモード1に戻り、これによってその動作の1 サイクルが完了する。

【0033】上述のように、図1の回路は固定されたデ ューティーサイクルDの下で、周波数を可変制御しなが ら動作することも可能である。デューティーサイクルD ばあらゆる値となり得るが、実効電流が最低となり、し かも、これによって最高の効率を達成する約50%程度 のデューティーDが賢明である、しかしながら、IEE E パワーエレクトロニクス会報 Vo1.4, NO. 4, 1987年10月号の第459~469頁、M. M. ヨバノピッチ, W. A. ダビッツ, F. C. リーに よる、「ゼロ電圧スイッチング準共振形およびマルチ共 振形技術を用いた高周波オフラインパワー変換」に記載 されたハーフブリッジ型のゼロ電圧スイッチング準共振 形コンバータにおいては、周波数制御の方法が、入力電 圧VS や負荷RL の変動のために広い周波数の範囲上に 及ぶ可能性がある。したがって、この制御方法は、制限 された負荷範囲における利用に対してのみ、良い候補と なる。

【0034】上述の周波数範囲が広いという問題点を解決するために提案された方法は、入力電圧VSの変動に対してのみ変化する、周波数制御の機構を紹介するためのものである。これは、制御する周波数の範囲をより狭

くさせるものである、すなわち、コンバータは、PWM 制御の下で負荷変動に対して動作する。

【0035】また、FETS1がオン、FETS2がオフの状態では、FETS2のソース・ドレイン間電圧

- 05 は、入力電圧VS にスイッチQ1のダイオードD1による電圧降下分が加えられるとともに、FETS1がオフ、FETS2がオンの状態においても、FETS1のソース・ドレイン間電圧は、同様に入力電圧VS にスイッチQ2のダイオードD2による電圧降下分が加えられ
- 10 る。すなわち、FETS1, S2のソース・ドレイン間は、いかなる場合においても、キャパシタC3の充放電
  ・電圧が直接印加されることがなく、各FETS1, S2に対する電圧ストレスは、従来例の回路に比べてはるかに小さくなる。
- 5 【0036】次に、図1に示す回路に対する実験結果について説明する。新規なソフトスイッチコンバータとして、出力50Wのコンバータが、入力範囲42V $\sim$ 63V、出力5V、負荷範囲 $0\sim$ 10A用に設計される。パワーステージ用に使用された各部品は、以下の表の通り

20 である。 【0037】

【表1】

スイッチ Q1, Q2	東芝製 2SK1116
キャパシタC1, C2	920pF
	(2SK1116の出力キャパシタンス代表値)
トランス下1	
コ ア:	ティーディーケイ (TDK) 製 EI-25PC40
	エアギャップ(). 3 m m
一次側:	13ターン(リッツ線)
二次阅:	4ターン(リッツ線)
ダイオードD3, D4	新電元工業製 SBD S60SC4M
インダクタレ	1. 1μΗ (230 п.Н. 外付けインダクタ+
	780 n H トランスT1の漏れインダ
	クタンス)

【0038】図5は、図1における回路の電流並びに電圧波形である。図中、上段はインダクタ電流 i L、中段はスイッチQ1のゲート・ソース間電圧VGS1 およびドレイン・ソース間電圧VDS1、下段はスイッチQ2のゲート・ソース間電圧VGS2 およびドレイン・ソース間電圧VGS2 およびドレイン・ソース間電圧VDS2 であり、各波形は入力42V、出力5V、および負荷範囲10Aの条件の下で測定されたものである。さらに、デューティーは動作状態において約50%であ

る。

【0039】図5における上段の波形はインダクタ電流 iL のものであり、その形は理論的な分析において予測 された三角波形状をなす。図5の中段の電圧波形は、スイッチQ1がターンオンする前にゼロに降下し、かつ、ターンオン時に除々に上昇するスイッチQ1のドレイン・ソース間電圧VDS1を示している。これは、スイッチ Q1に対して無損失スイッチングが行われていることを

証明するものである。一方、下段の波形は、スイッチQ 2に対してゼロ電圧スイッチングが行われていることを 示すものである。

【0040】図6は各入力電圧VSにおける効率対出力電力曲線を示している。実線はコンバータが入力電圧VSで全体に対して、固定周波数動作の下で運転していることを示し、また、点線は異なる入力電圧VSに対して、異なる周波数の下での動作を示している。この回路では、入力電圧VSが42V、周波数142kHz、全負荷状態において、最も効率が良いことがわかる。これによって、ゲート駆動の損失を除いて、約85%の効率を達成できる。しかし、入力電圧VSが50Vおよび63Vにおける他の2本の実線は、入力電圧VSの増加による効率の低下を示している。これは、より高い入力電圧VSによって、全負荷状態で回路がより小さなデューティーで動作することに起因する。回路の実効電流は、デューティーが約50%で入力電圧VSが42Vの時と比較して高くなり、結果的に効率の悪化を招く。

【0041】点線は、スイッチング周波数をそれぞれ245kHzと335kHzに上昇した場合の、入力電圧VSが50Vと43Vに対する改善された効率を示すものである。周波数の上昇によって、回路はより高いデューティーで実際に動作することが可能となり、回路の実効電流を最終的に減少する。すなわち、スイッチング周波数が入力電圧VSに基づいて変化するならば、回路にとって好適である。

【0042】次に、図7乃至図11に基づいて、本発明の第2実施例を説明する。図7は誘導性フィルタータイプのトポロジーを示すものであり、図8は、提案された非対称のデューティーサイクルPWM制御の下での、異なる動作モードに対する各電流および電圧波形を示すものである。図1における出力側のフィルターは、容量性から誘導性のフィルターに変更される。トランスT1の二次側電流は整流され、インダクタL0と、キャパシタC0とにより構成される誘導性フィルターに供給される。この方式では、追加のインダクタL0が必要である、本トポロジーにおける重要な利点とは、一次側および二次側の電流が略方形波に近づくことにある。本実施

例における回路に対して提案された制御方法は、新規な非対称タイプのパルス幅変調制御方法(D, 1-D)であり、前述のハーフブリッジ型のゼロ電圧スイッチング準共振形コンバータにおける、大きな制御周波数の変化を伴うといった問題点を解決するものである。各スイッチQ1,Q2の動作時において、ゼロ電圧スイッチング、一定の周波数、および低い電圧ストレスという第1実施例における回路の特徴の殆どが、本回路に継続される。さらに、一次側および二次側の矩形の電流波形が、より低い実効電流を与え、これによって、パワー半導体素子やその他の素子に対して導通損を低くすることを可能にする。概略の電圧変換比率は、次の数式のように示

[0043]

される。

15 【数9】

$$D(1-D) = \frac{n V_O}{2 V_S}$$

20 【0044】但し、D=Q1のデューティーサイクルである。図8に示すように、回路はその動作を行うために、1個のシーケンスのみを備えているに過ぎないが、本回路における実際の動作モードは、非常に複雑である。しかしながら、これは、8つの基本的な動作モードによって明確に説明され得るとともに、各トポロジー的モードに対する説明図は、図7において示される。回路1でキャパシタC3,磁化インダクタンスLMおよび順電圧降下VFに対してなされた仮説を、次の説明においてそのまま使用する。

30 【0045】図9aに示すように、回路はモード1の状態にあるものと仮定する。このモードにおいて、FETS1はターンオンするとともに、FETS2はオフする。出力電流はダイオードD3を流れ、一次側インダクタ電流iLはLoの傾斜に基づいて上昇傾斜する。この35 傾斜は、次の数式のように近似される。

【0046】 【数10】

$$\frac{\mathrm{dir.}}{\mathrm{dt}} = \frac{n}{L_0} \left( \frac{V_S(1-D)}{n} - V_0 \right) = - \kappa \cdot 1$$

【0047】但し、Lo=出力側フィルターのインダクタンスである。FETS1がターンオフすると、回路は図9 bに示すモード2 に移行し、インダクタL の連続電流が、キャパシタC2, C1 をリニアーに放電/充電する。キャパシタC2 の電圧、すなわち入力電圧VS は、素早くキャパシタC3 の電圧Vc に放電され、一方、キャパシタC1は(VS-VC)なる電圧に充電される。その後、コンバータは図9c に示すモード3c に移行し、

トランスT1の電圧Vxがゼロボルトにクランプされるとともに、インダクタLはキャパシタC2の電圧がゼロ45 ボルトに達するまでに、キャパシタC1, C2と共振する。キャパシタC1, C2の値が低く、しかも、インダクタ電流iLが適度に高いことから、モード2およびモード3の間隔時間は通常、非常に短い。キャパシタC2が放電してゼロボルトとなると、スイッチQ2のボディーダイオードD2は電流を流し出す。ダイオードD2が

導通状態にある間、FETS2はターンオンされ、これによって、ゼロ電圧スイッチングが行われる。

【0048】ダイオードD2とFETS2との導通は、 図9dに示す本コンバータのモード4における動作を記 す。このモードでは、トランスT1は短絡状態のままで がるため、双方の出力側ダイオードD3、D4は導通し

$$\frac{diL}{dt} = - \frac{VC}{L}$$

て、出力側インダクタL0 のコアがリセットするのを可能にする。このモードの間、一次側インダクタンスLの電圧はVC でクランプされ、かつ、インダクタ電流 i L は次の数式に示すように、所定の割合で下降傾斜する。

05 [0049]

【数11】

モード 4

【0050】このインダクタ電流 i L が変化している間、ダイオードD4を流れる電流 i D4=i0となるまで、ダイオードD3における電流 i D3は下降傾斜し、一方、ダイオードD4における電流 i D4は上昇傾斜する。図9eに示すモード5において、ダイオードD3は完全にオフし、トランスT1の電圧VXは、ゼロボルトから

キャパシタC3の電圧VCの負電圧にその極性を反転する。このとき、インダクタ電流iLは、次の数式に示すような緩やかな割合でさらに下降傾斜する。

[0051]

15 【数12】

$$\frac{diL}{dt} = -\frac{n}{L_0} \left( \frac{V_C}{n} - V_O \right) \qquad = - + 5$$

【0052】図9fに示すモード6においてS2はスイッチオフし、モード2のように、負の連続インダクタ電流 i L がキャパシタC1/C2を(VS-VC)/Vcなる電圧にそれぞれ充電/放電する。その後、図7gに示すモード7に移行し、一方、キャパシタC2は共振によってVSに充電される。

【0053】ボディーダイオードD1が導通すると、ス イッチQ1はモード8にてターンオンする。このモード においては、モード4のように出力側フィルターのイン ダクタL0 がリセットされ得るように、トランスT1の 電圧VX が短絡される。しかしながら、このときのイン ダクタ電流 i L は、次の数式に示す割合で上昇傾斜す 25 る。

[0054]

【数13】

$$\frac{\mathrm{di}_{L}}{\mathrm{dt}} = \frac{\mathrm{V}_{S}(1-\mathrm{D})}{\mathrm{L}}$$

モード8

【0055】ここに、動作全体のサイクルが完了する。また、動作中においては、図1における回路と同様に、FETS1がオン、FETS2がオフの状態では、FETS2のソース・ドレイン間電圧は、入力電圧VSにスイッチQ1のダイオードD1による電圧降下分が加えられ、FETS1がオフ、FETS2がオンの状態では、FETS1のソース・ドレイン間電圧は、入力電圧VSにスイッチQ2のダイオードD2による電圧降下分が加えられる。したがって、いかなる場合でも、FETS1、S2のソース・ドレイン間にキャパシタC3の充放

電電圧が直接印加されず、各FETS1,S2への電圧 ストレスは、従来例の回路に比べてはるかに小さくな 35 る。

【0056】次に、本実施例における図7に示す回路の実験結果について説明する。本実施例においては、図1に示す回路に962nHの出力側インダクタL0を追加することによって、同様に、出力50Wのコンバータが40 設計される。変更点は、以下の表の通りである。

[0057]

【表2】

トランスT1

1 7:

ティーディーケイ (TDK) 製

PC40 E1-22-19-6

エアギャップ 0.075mm

--次側:

10ターン

二次側:

3ターン

インダクタレ

845 n H (545 n H 外付けインダクタナ

300nH トランスT1の漏れインダ

クタンス)

【0058】図10は、図7に示す回路の電流および電圧に対する実験波形を示すものである。図中、上段はインダクタ電流iL、中段はスイッチQ1のゲート・ソース間電圧VGS1 およびドレイン・ソース間電圧VGS2 およびドレイン・ソース間電圧VDS2 である。図10において、上段の波形はインダクタ電流iL のものである。下段の4つの波形は、この回路も同様に、双方のスイッチQ1,Q2に対して、ゼロ電圧スイッチングが達成されていることを示すものである。

【0059】図11は、各入力電圧VS における効率対出力電力曲線を示している。この回路では、出力側が全負荷電流時で、かつ、入力電圧VS が42Vの場合、効率87.6%を達成する。しかしながら、第1実施例の回路と同様に、入力電圧VSが高くなるにしたがって、効率が低下する。すわわち、入力電圧VS が60Vでは効率は87.1%になり、入力電圧VS が63Vでは効率は85.8%になる。しかし、準方形波の形状をなす電流によって、この低下はそれほど急激なものとはならない。効率の低下は、入力電圧VS が高くなることにより、磁化電流 IM のリプルがより高くなることに起因するものと推量する。

【0060】以上のように、上記各実施例では、共振回路の一部分として、絶縁型トランスT1の漏れインダクタンスと、MOS型FETS1, S2の寄生キャパシタンスとを利用した、新規な非対称のPWM制御を伴う新たなソフトスイッチコンパータが紹介された。図1および図7における各実施例の回路は、いずれもFETS1, S2がキャパシタC3の介在しないトーテムポール形に接続されているため、このFETS1, S2のソース・ドレイン間に印加される電圧は、入力電圧VSにダイオードD1, D2の電圧降下分を加えたものに過ぎない。すなわち、FETS1, S2に対する電圧ストレスは、従来例に比べてはるかに小さいため、共振形コンパータの利点を損なうことなく、より小さな定格電圧のF

ETS1, S2を使用することが可能となり、しかも、同時にFETS1, S2のオン抵抗も小さくなるため、トランスT1の一次側の電力損失を減少させ、かつ、回路の全体的な効率を改良することもできる。

- 20 【0061】上記各回路における利点、効果は、次の通りである。
  - ・図1に示す回路において、出力側ダイオードD3, D4に対する電圧ストレスを低下でき、ダイオードD3, D4に対する導通損を低下することができる。
- 25 ・図7に示す回路において、回路の実効電流を低下できるため、ダイオードD1, D2やMOS型FETS1, S2に対する導通損を低下できる。
- ・各FETS1, S2が<u>キャパシタC3の介在しない</u>トーテムポール形に接続されるため、このFETS1, S30 2に対する電圧ストレスを低下できる。すなわち、MOS型FETS1, S2の定格電圧および導通損を低く抑えることができる。
- ・全負荷状態における、入力側の回路電流を低下させる ことができる。すなわち、入力側の各素子に対する電流 35 ストレスを低下できる。
  - ・特に、図1に示す回路において、少ない部品点数で構成できる。
- ・トランスT1に対して、正方向および負方向に電流を 流すことにより、このトランスT1のコアを完全利用す 40 ることが可能となる。
  - ・負荷変動に対する動作周波数の固定化を図ることがで きる。
    - ・無負荷を含む広範囲な負荷状態に対応できる。
    - ・不完全な負荷状態であっても、全体の効率が高い。

### 5 [0062]

【発明の効果】本発明は直流入力電源と、一次<u>巻線</u>と二次<u>巻線</u>とを備えたトランスと、固有のキャパシタンスを含み前記直流入力電源からの電力を選択的に前記トランスの一次巻線に印加する第1のスイッチング手段と、前50 記トランスの一次巻線と前記第1のスイッチング手段間

に挿入接続された容量性素子と、固有のキャパシタンス を含み前記トランスの一次巻線と前記容量性素子との直 列回路の両端に接続された第2のスイッチング手段と、 前記トランスの二次巻線に接続される整流回路と、この 整流回路に接続される容量性または誘導性のフィルター 回路とを備え、前記第1のスイッチング手段および前記 第2のスイッチング手段はそれぞれ所定の時間間隔で交 互にオンオフされ、かつ、その間に前記双方のスイッチ ング手段がオフとなる一定のデッドバンドが存在し、こ のデッドバンドに、前記トランスの漏れインダクタンス 若しくは外付けのインダクタと前記双方のスイッチング 手段に含まれる前記各キャパシタンスとの共振により、 前記キャパシタンスの一方を充電するとともに、前記キ ャパシタンスの他方を放電するように構成し、さらに前 記容量性素子は、前記トランスの一次巻線に対して正方 向および負方向に電流を流すものであり、共振形コンバ ータの利点を損なうことなく、各スイッチング手段間に 加えられる電圧ストレスを最小にして、その定格電圧を 小さくすると<u>ともに、トランスのコアを完全利用する</u>こ との可能なDC/DCコンバータを提供することができ

#### 【図面の簡単な説明】

【図1】本発明の第1実施例を示す回路図である。

【図2】同上各部の波形図である。

【図3】同上各部の波形図である。

【図4】同上回路の動作状態を示す説明図である。

【図5】同上回路の電流および電圧を示す波形図である。

【図6】同上各入力電圧における効率対出力電力の特性 05 を示すグラフである。

【図7】本発明の第2実施例を示す回路図である。

【図8】同上各部の波形図である。

【図9】同上回路の動作状態を示す説明図である。

【図10】同上回路の電流および電圧を示す波形図であ

10 る。

【図11】同上各入力電圧における効率対出力電力の特性を示すグラフである。

【図12】従来例を示す回路図である。

【符号の説明】

15 VS 直流入力電源

T1 トランス

Q1 スイッチ (第1のスイッチ手段)

Q2 スイッチ (第2のスイッチ手段)

C1, C2 キャパシタ(キャパシタンス)

20 C3 キャパシタ (容量性素子)

D3, D4 ダイオード (整流回路)


L インダクタ

C0 キャパシタ (フィルター回路)


L0 インダクタ(フィルター回路)


25


【図2】



【図3】







## 特許2751961


JL (2A/d<sub>IV</sub>)


【図5】


100 入力電圧 (スイッケング間改数 GV (Madio) 数 数 80 切 (RSHb) 取V (RSHb) 取V (RSHb) のV (RSHb) のV (RSHb) のV (RSHb)

【図6】


出力なカ/Wo(ファト)









## 【図4】



a)モード1


b)モード2






e)モード5

f)モード6




**g)**モード7

# 特許2751961









a)モード 1


**b)**モード⋅2



C)モード 3



e) E - K 5



**g)**モードク

h)モード8

### フロントページの続き

(56)参考文献 実開 平5-84186 (JP, U)

特公 昭54-43168 (JP, B1)

(58)調査した分野(Int.Cl.6, DB名)

45

H02M 3/00 - 3/44